ID bài viết: 000091470 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 09/08/2023

Tại sao tôi thấy HPS trên các thiết bị SoC Intel Agilex® không khởi động được hoặc quan sát thấy một số lỗi chức năng không mong muốn trong thời gian chạy?

Môi Trường

  • Intel® Quartus® Prime Phiên bản Pro
  • Công cụ và Lập trình Intel® Quartus® Prime Phiên bản Pro
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Sự cố quan trọng

    Mô tả

    Do sự cố trong chương trình cơ sở trình quản lý thiết bị, bạn có thể không đọc/ghi được một số RAM nhất định trên một số thiết bị SoC Intel Agilex®. RAM HPS bị ảnh hưởng bao gồm bộ nhớ đệm L2, OCRAM, CCU, USB, CoreSight và EMAC.

    Bạn có thể quan sát thấy các lỗi khởi động HPS sau:

    • HPS treo ở bộ nhớ dcache ghi và đọc sau khi thực hiện hàm dcache_enable trong FSBL
    • Bản in UART dừng sau "DDR: 8192 MiB"
    • Bản in UART dừng sau khi "Loading Environment from MMC... ***"
    • Bản in UART dừng sau khi "Xác minh tính toàn vẹn của hàm băm ... CRC32"
    • Nhiều lỗi chức năng bất ngờ khác nhau tùy thuộc vào vị trí RAM bị lỗi

    Độ phân giải

    Để giải quyết vấn đề này, Cập Nhật lên chương trình cơ sở quản lý thiết bị mới nhất cho phần mềm Intel® Quartus® Prime Pro Edition v21.2, 21.3, 21.4, 22.1 và 22.2.

    Phần mềm điều khiển trình quản lý thiết bị mới nhất có sẵn từ liên kết sau:

    Chương trình cơ sở thiết bị mới nhất dành cho thiết bị Intel Agilex® và Intel® Stratix® 10 là gì?

    Sự cố này được khắc phục bắt đầu từ phiên bản 22.4 của phần mềm Intel® Quartus® Prime Pro Edition.

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 1 sản phẩm

    FPGA và FPGA SoC Intel® Agilex™ 7

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.