ID bài viết: 000091381 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 14/07/2022

Tại sao tôi thấy kết quả bất ngờ khi sử dụng Giao diện đánh chặn cấu hình (CII) để truy cập thanh ghi không gian cấu hình với địa chỉ lớn hơn 8 bit trên P-Tile hoặc F-Tile Avalon® Streaming Intel® FPGA IP cho PCI Express?

Môi Trường

  • Intel® Quartus® Prime Phiên bản Pro
  • Wharf Rock Avalon-ST Intel® cho PCI Express*
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Mô tả

    Do sự cố trong Phần mềm phiên bản Intel® Quartus® Prime Pro v22.1 và phiên bản cũ hơn, truy cập thanh ghi không gian cấu hình bằng Cách sử dụng Giao diện đánh chặn cấu hình (CII) với địa chỉ lớn hơn 8 bit có thể không hoạt động chính xác khi bật hỗ trợ VIRTIO. Truy cập thanh ghi không gian cấu hình trong đó 8 bit dưới của địa chỉ đăng ký trùng với thanh ghi VIRTIO sẽ được công nhận là truy cập đăng ký VIRTIO bất kể giá trị bit hai địa chỉ trên.

    Độ phân giải

    Sự cố này đã được khắc phục trong phiên Intel® Quartus® Mềm Prime Pro phiên bản v22.2.

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 2 sản phẩm

    FPGA và FPGA SoC Intel® Agilex™ 7
    FPGA Intel® Stratix® 10 DX

    Cần thêm trợ giúp?

    Liên hệ hỗ trợ

    Tuyên bố miễn trừ trách nhiệm

    1

    Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.