ID bài viết: 000091368 Loại nội dung: Lỗi in Lần duyệt cuối: 16/02/2023

Tại sao lại có sự cố liên kết liên tục sau khi thay đổi chế độ loopback của ví dụ thiết kế bảng điều khiển hệ thống Intel® FPGA IP F-Tile Serial Lite IV?

Môi Trường

    Intel® Quartus® Prime Phiên bản Pro
    Giao diện
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Mô tả

Do sự cố trong Phần mềm phiên bản Intel® Quartus® Prime Pro phiên bản 22.2, bạn có thể thấy sự cố liên kết liên kết liên tục sau khi thay đổi chế độ loopback trên ví dụ thiết kế Bảng điều khiển Hệ thống F-Tile Serial Lite IV Intel® FPGA IP khi chạy ở tốc độ dữ liệu 1Gbps.

 

 

Độ phân giải

Để giải quyết vấn đề này trong Phần mềm phiên bản Intel® Quartus® Prime Pro phiên bản 22.2, tạo Ví dụ thiết kế kiểm tra phần cứng F-Tile Serial Lite IV chèn "sau 10000" ở dòng 225 trong tệp ed_hwtest/system_console/sliv_ftile.tcl.   

Ví sliv_ftile.tcl sau khi sửa chữa trên Dòng 224 đến 226:
...
sys_reset
sau 10000
}

...

Sự cố này đã được khắc phục bắt đầu với phiên Intel® Quartus® Prime Phiên bản Phần mềm Pro phiên bản 22.3.

 

Các sản phẩm liên quan

Bài viết này áp dụng cho 1 sản phẩm

Intel Agilex® 7 FPGAs and SoC FPGAs

1

Nội dung trên trang này là sự kết hợp giữa bản dịch của con người và máy tính của nội dung gốc bằng tiếng Anh. Nội dung này được cung cấp để thuận tiện cho bạn và chỉ cung cấp thông tin chung và không nên dựa vào là đầy đủ hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa phiên bản tiếng Anh của trang này và bản dịch, phiên bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.