ID bài viết: 000091353 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 18/08/2023

Tại sao Intel® FPGA IP R-Tile Avalon® Streaming cho PCI Express* không thể mô phỏng khi sử dụng trình mô phỏng Synopsys* VCS*/VCS MX*?

Môi Trường

  • Intel® Quartus® Prime Phiên bản Pro

    • OS Independent family

    BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Mô tả

    Do sự cố trong Intel® FPGA IP R-Tile Avalon® Streaming cho PCI Express*, bạn có thể thấy thông báo lỗi cho biết mô phỏng đã dừng do không hoạt động khi sử dụng trình mô phỏng Synopsys* VCS*/VCS MX*.

    Độ phân giải

    Để khắc phục sự cố này, khi bắt đầu mô phỏng, hãy thực hiện lệnh sau:
    sh vcs_setup.sh USER_DEFINED_COMPILE_OPTIONS="" USER_DEFINED_ELAB_OPTIONS="-xlrm\ uniq_prior_final\ -debug_access+all" USER_DEFINED_SIM_OPTIONS="" TOP_LEVEL_NAME="pcie_ed_tb" | tee simulation.log

    Sự cố này được khắc phục trong phiên bản 22.3 của Phần mềm phiên bản Intel® Quartus® Prime Pro.

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 1 sản phẩm

    FPGA và FPGA SoC Intel® Agilex™ 7 Chuỗi I

    Cần thêm trợ giúp?

    Liên hệ hỗ trợ

    Tuyên bố miễn trừ trách nhiệm

    1

    Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.