ID bài viết: 000091170 Loại nội dung: Thông báo lỗi Lần duyệt cuối: 31/03/2023

Lỗi (19261): Signal pcie_rstn_pin_perst bị hạn chế ở một vị trí là một chân hai mục đích có thể được PCIe HIP sử dụng với tư cách là nPERST.

Môi Trường

  • Intel® Quartus® Prime Phiên bản Pro
  • IP cứng Avalon-ST Intel® Stratix® 10 cho PCI Express*
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Mô tả

    Sẽ có lỗi sau đây khi biên dịch một thiết kế bao gồm IP cứng Intel® Stratix® 10 cho PCI Express nhắm mục tiêu một thiết bị OPN 1SG040*.
    Chân nPERSTL0 của gói thiết bị này là một mục đích kép và nằm trong ngân hàng 3.0 V.

    Lỗi (19261): Signal pcie_rstn_pin_perst bị hạn chế ở một vị trí là một chân hai mục đích có thể được PCIe HIP sử dụng với tư cách là nPERST.

    Độ phân giải

    Khi sử dụng chân này như PCI Express nPERST với tiêu chuẩn I/O là 1.2 V, 1.5 V, 1.8 V, 2.5 V hoặc 3.0 V LVTTL, bài tập sau đây sẽ được thêm vào trong tệp cài đặt Phần mềm Intel® Quartus® Prime (.qsf) để vô hiệu hóa việc sử dụng GPIO và giải quyết lỗi.
    set_instance_assignment -name USE_AS_3V_GPIO BẬT -to pin_name

    Ví dụ:
    set_instance_assignment -name USE_AS_3V_GPIO BẬT -to pcie_rstn_pin_perst

    Sự cố này được khắc phục bắt đầu với phiên Intel® Quartus® Prime Phiên bản Phần mềm Pro phiên bản 21.3.

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 1 sản phẩm

    FPGA Intel® Stratix® 10 và FPGA SoC

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.