ID bài viết: 000090985 Loại nội dung: Lỗi in Lần duyệt cuối: 03/04/2023

Tại sao bit đang chờ xử lý giao dịch vẫn được hiển thị cho các chức năng ảo trong khi sử dụng P-Tile Avalon® Streaming Intel® FPGA IP cho PCI Express?

Môi Trường

  • Intel® Quartus® Prime Phiên bản Pro
  • Giao diện
  • Apple family*

    BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Mô tả

    Do một vấn đề đã được nêu chi tiết trong Intel Agilex® hướng dẫn sử dụng và bảng ES 7 ES (ES-1069). Khi sử dụng P-Tile Avalon® Streaming Intel® FPGA IP cho PCI Express, với tính năng đa chức năng được bật, đăng ký trạng thái thiết bị PCI Express (offset 0x07Ah bit [5]: Giao dịch đang chờ bit) cho mỗi chức năng ảo (VF) được triển khai dưới dạng đăng ký trạng thái Write-1-to-Clear (RW1C). Bản sửa đổi thông số kỹ thuật PCI Express Base 4.0 phiên bản 1.0 quy định rằng thanh ghi này phải được triển khai dưới dạng chỉ đọc (RO) khi tính năng đa chức năng được bật. Sự cố này không gây ra lỗi chức năng.

    Độ phân giải

    Không có kế hoạch khắc phục vấn đề này. Để giải quyết vấn đề này, logic ứng dụng có thể sử dụng Giao diện Đánh chặn Cấu hình (CII) hoặc Người dùng Trực tiếp Avalon® Giao diện Bộ nhớ Được Ánh xạ để sửa đổi các truy cập cấu hình vào thanh ghi này.

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 2 sản phẩm

    FPGA Intel® Stratix® 10 DX
    Intel® Agilex™ Chuỗi F FPGAs và SoC FPGAs

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.