Lỗi: intel_jesd204c_f_0: Lỗi khi thực hiện: quartus_tlg --verbose <local path="">/0001_intel_jesd204c_f_0_gen/simulation/models/jesd204c_f_ed</local>

Do sự cố trong Phần mềm Quartus® Prime Pro Edition phiên bản v21.4 trong HĐH Windows*, lỗi này sẽ xuất hiện khi tạo thiết kế mẫu của IP JESD204C FPGA F-Tile. Lỗi này là do độ dài của đường dẫn tệp được HĐH hỗ trợ.

Có hai giải pháp để giải quyết vấn đề này:

1. Trên cài đặt HĐH Windows*, thay đổi đường dẫn của các biến môi trường (Biến người dùng dành cho Quản trị viên) TEMP và TMP thành đường dẫn ngắn hơn, ví dụ:

   1. Từ:

      TEMP C:\Users\MyUserName\AppData\Local\Temp

      TMP C: \ Users \ MyUserName \ AppData \ Local \ Temp

      Để:

      TEMP C:\Nhiệt độ

      TMP C: \ Nhiệt độ

2. Thay đổi cài đặt hệ điều hành Windows* để hỗ trợ Đường dẫn tệp dài hơn.

• Tìm kiếm regedit trong Windows Start và mở nó.
• Điều hướng đến đường dẫn sau: Computer\HKEY_LOCAL_MACHINE\SYSTEM\CurrentControlSet\Control\FileSystem
• Tìm LongPathsEnabled và nhấp đúp vào nó.
• Thay đổi Dữ liệu Giá trị từ 0 thành 1, bấm OK.
• Khởi động lại PC và tạo thiết kế mẫu.