Tín hiệu pX_reset_status_n_o động từ P-Tile Avalon® Streaming Intel® FPGA IP cho PCI* Express bao gồm một khoản tích lũy liên quan đến số lượng từ trở lại pin_perst_n nhận định.
Mỗi sự kiện pin_perst_n trực tiếp sẽ được xếp hàng và thực hiện từng sự kiện khác, ảnh hưởng đến tổng thời gian cần thiết để P-Tile Avalon® Streaming Intel® FPGA IP cho PCI* Express hết thời gian đặt lại và loại bỏ tín hiệu pX_reset_status_n_o.
Hình 1. hiển thị P-Tile Avalon® Streaming Intel® FPGA IP hành vi PCI Express khi một lần pin_perst_n nhận được phát hành từ máy chủ. Hình 2. cho thấy tính tương thích tích lũy khi nhiều pin_perst_n định được ban hành.
Hướng dẫn Sử dụng P-Tile Avalon® Streaming Intel® FPGA IP PCI* Express sẽ được cập nhật để bao gồm thông tin này.