Do sự cố trong Phần mềm phiên bản tiêu chuẩn Intel® Quartus® Prime phiên bản 21.1, thông báo lỗi trên có thể được nhìn thấy trong khi thực hiện 'tạo HDL' cho Trình dỡ bỏ thanh ghi thông báo lỗi Intel® FPGA IP Core khi sử dụng thiết bị Intel® Stratix® V, Intel® Arria® V hoặc Intel® Cyclone® V. Thông báo lỗi đầy đủ được hiển thị dưới đây:
Lỗi: SDC_ENTITY không được phép cho EFileKind, phải ở {[VERILOG, VERILOG_ENCRYPT, SYSTEM_VERILOG, SYSTEM_VERILOG_ENCRYPT, VERILOG_INCLUDE, SYSTEM_VERILOG_INCLUDE, VHDL, VHDL_ENCRYPT, SDC, MIF, HEX, DAT, QXP, HPS_ISW, PLI_LIBRARY, VPI_LIBRARY, FLI_LIBRARY, KHÁC]}
trong khi thực thi
"add_fileset_file $sdc_file SDC_ENTITY PATH $sdc_file {NO_AUTO_INSTANCE_DISCOVERY NO_SDC_PROMOTION}"
(quy trình "generate_verilog_fileset" dòng 24)
được gọi từ bên trong
"generate_verilog_fileset $name $ifdef_params_list"
(quy trình "generate_synth" dòng 9)
được gọi từ bên trong
"generate_synth altera_emr_unloader"
Có bản vá để khắc phục sự cố này cho phiên bản phần mềm Intel® Quartus® Prime phiên bản Tiêu chuẩn phiên bản 21.1
Tải xuống và cài đặt Bản vá 0.08std cho phiên bản phần mềm Intel® Quartus® Prime phiên bản Tiêu chuẩn phiên bản 21.1 từ liên kết thích hợp dưới đây:
(Để tải xuống tệp .run, nhấp chuột phải vào liên kết trên và chọn "Lưu liên kết dưới dạng")
Intel® Quartus® Prime phiên bản Phần mềm tiêu chuẩn phiên bản 21.1 bản vá:
- Tải xuống bản vá 0.08std cho Windows (.exe)
- Tải xuống bản vá 0.08std cho Linux (.run)
- Tải xuống Readme dành cho bản vá 0.08std (.txt)
Sự cố này được khắc phục bắt đầu từ Intel® Quartus® Prime Phiên bản Phần mềm tiêu chuẩn phiên bản 22.1.