ID bài viết: 000090348 Loại nội dung: Thông báo lỗi Lần duyệt cuối: 17/10/2023

Lỗi Verilog HDL tại <location>: khối này yêu cầu tên (ID 10644)</location>

Môi Trường

    Intel® Quartus® Prime Phiên bản Tiêu chuẩn
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Mô tả

Bạn có thể thấy thông báo lỗi này khi cố gắng biên dịch Khối tạo Verilog HDL mà không có tên khối được xác định trong Phần mềm Intel® Quartus® Prime Standard Edition.

Phần mềm Intel® Quartus® Prime Pro Edition không có yêu cầu này.

Độ phân giải

Để tránh lỗi này trong Phần mềm Intel® Quartus® Prime Standard Edition, hãy đặt tên cho tất cả các khối được sử dụng trong câu lệnh generate trong Phần mềm Intel® Quartus® Prime Standard Edition

Ví dụ:

Mã RTL:

Genvar I;

Tạo ra

với (i = 0; i < N; i = i + 1) bắt đầu : <block_name>

...

Cuối

Kết thúc

Các sản phẩm liên quan

Bài viết này áp dụng cho 1 sản phẩm

Thiết bị có thể lập trình Intel®

1

Cần thêm trợ giúp?

Liên hệ hỗ trợ

Tuyên bố miễn trừ trách nhiệm

1

Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.