ID bài viết: 000090171 Loại nội dung: Thông báo lỗi Lần duyệt cuối: 24/02/2023

Tại sao có lỗi mô phỏng khi sử dụng trình mô phỏng Intel Agilex® 7 FPGA R-Tile Avalon® Streaming Intel® FPGA IP cho đầu dò PCI Express* Design Example bằng trình mô phỏng Cadence Xcelium*?

Môi Trường

  • Intel® Quartus® Prime Phiên bản Pro
  • Ví dụ về ứng dụng IP cứng Avalon-Streaming cho PCI Express*
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Mô tả

    Do có vấn đề trong phiên Intel® Quartus® Prime Phiên bản Phần mềm Pro phiên bản 21.4 trở lên, bạn có thể gặp phải các lỗi sau:

    xmelab: *F,CUMSTS: Chỉ thị thời gian bị thiếu trên một hoặc nhiều mô-đun.
    xmsim: 20.03-s005: (c) Bản quyền 1995-2020 Cadence Design Systems, Inc.
    xmsim: *F,NOSNAP: Snapshot 'pcie_ed_tb.pcie_ed_tb' không tồn tại trong thư viện.

     

     

    Độ phân giải

    Sự cố này đã được khắc phục trong phiên Intel® Quartus® Prime phiên bản Phần mềm Pro phiên bản 22.3.
    Lưu ý: Hỗ trợ mô phỏng Xcelium chỉ khả dụng ở các thiết bị có hậu tố R2 hoặc R3 theo số bộ phận (OPN) đặt hàng của chúng.

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 1 sản phẩm

    FPGA và FPGA SoC Intel® Agilex™ 7

    Cần thêm trợ giúp?

    Liên hệ hỗ trợ

    Tuyên bố miễn trừ trách nhiệm

    1

    Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.