Bạn có thể thấy lỗi này trong quá trình tổng hợp Intel® Quartus® Prime phiên bản Lite và Các phiên bản Tiêu chuẩn. Lỗi này xảy ra khi biên dịch Giao diện Verilog Hệ thống và danh sách cổng được mã hóa bằng cú pháp Verilog-95.
mô-module_a(clk, rst, module_a_inf);
clk đầu vào; Đồng hồ lõi
đầu vào rst; Rst.
module_a_to_module_b_interface.module_a module_a_inf; Giao diện Mô-đun A
Giới hạn này chỉ xảy ra ở Intel® Quartus® Prime phiên bản Lite và Các phiên bản Tiêu chuẩn. Có hai tùy chọn để giải quyết vấn đề này:
- Biên dịch bằng cách sử Intel® Quartus® Prime Phiên bản Pro
- Thay đổi cú pháp giao diện thành:
mô-đun module_a(
clk đầu vào, // Đồng hồ lõi
input rst, // rst.
module_a_to_module_b_interface.module_a module_a_inf // Mô-đun giao diện
);