Tín hiệu pX_reset_status_n_o động từ R-Tile Avalon® Streaming Intel® FPGA IP cho PCI Express bao gồm một dấu hiệu tích lũy liên quan đến số lượng các pin_perst_n nhận định back-to-back.
Mỗi sự kiện pin_perst_n trực tiếp sẽ được xếp hàng và thực hiện một sự kiện khác, ảnh hưởng đến tổng thời gian cần thiết cho R-Tile Avalon® Streaming Intel® FPGA IP để PCI Express hết thời gian đặt lại và loại bỏ tín hiệu pX_reset_status_n_o.
Hình 1 hiển thị R-Tile Avalon® Streaming Intel® FPGA IP hành vi PCI Express khi một pin_perst_n nhận định duy nhất được phát hành từ máy chủ. Hình 2 cho thấy kết thúc tích lũy khi có nhiều pin_perst_n nhất định.
R-Tile Avalon® Streaming Intel® FPGA IP hướng dẫn sử dụng PCI Express đã được cập nhật để bao gồm thông tin này bắt đầu từ phiên bản 22.2.