ID bài viết: 000090027 Loại nội dung: Thông tin sản phẩm & Tài liệu Lần duyệt cuối: 23/08/2023

Tại sao tôi thấy tín hiệu RTS và CTS trong U-boot khi sử dụng cả UART0 và I2C1 trên cùng một chân với điều khiển Auto Flow bị tắt trên SoC Cyclone® V?

Môi Trường

  • Phần mềm thiết kế Intel® Quartus® Prime
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Mô tả

    Khi sử dụng UART0 và I2C1 trên SoC Cyclone® V, bạn có thể quan sát thấy rằng giá trị thanh ghi msr.dcts đã thay đổi trong U-boot với Điều khiển luồng tự động bị tắt trong hệ thống Trình thiết kế nền tảng của bạn khi đọc hoặc ghi bằng I2C.

    Độ phân giải

    Sự thay đổi trong giá trị đăng ký msr.dcts có thể được bỏ qua một cách an toàn.

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 2 sản phẩm

    FPGA Cyclone® V và FPGA SoC
    Bộ phát triển Cyclone® V

    Cần thêm trợ giúp?

    Liên hệ hỗ trợ

    Tuyên bố miễn trừ trách nhiệm

    1

    Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.