ID bài viết: 000089844 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 07/01/2023

Tại sao tôi thấy sự giảm băng thông trong thử nghiệm DMA đa kênh với DMA đa kênh Intel® FPGA IP cho PCI Express?

Môi Trường

  • Intel® Quartus® Prime Phiên bản Pro
  • Wharf Rock Avalon-ST Intel® cho PCI Express*
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Mô tả

    Do sự cố trong Phần mềm phiên bản Intel® Quartus® Prime Pro phiên bản 21.3 trở lên, con số băng thông được báo cáo bởi trình điều khiển phần mềm được vận chuyển cùng DMA đa kênh cho Ví dụ thiết kế PCI Express Intel® FPGA IP có thể giảm trong thử nghiệm đa kênh.

    Độ phân giải

    Sự cố này đã được khắc phục bắt đầu với phiên Intel® Quartus® Prime Phiên bản Pro phiên bản 22.4.

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 5 sản phẩm

    Intel® Agilex™ FPGA và SoC FPGA
    FPGA Intel® Stratix® 10 DX
    FPGA Intel® Stratix® 10 GX
    FPGA Intel® Stratix® 10 MX
    FPGA Intel® Stratix® 10 TX

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.