ID bài viết: 000089840 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 15/02/2023

Tại sao mẫu thiết kế DisplayPort Intel® FPGA IP UHBR10 (Ultra High Bit Rate 10) bị lỗi?

Môi Trường

  • Intel® Quartus® Prime Phiên bản Pro
  • DisplayPort*
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Mô tả

    Khi tạo ví dụ thiết kế DisplayPort Intel® FPGA IP UHBR10 (Ultra High Bit Rate 10), các thông báo lỗi sau đây có thể được quan sát thấy khi tốc độ liên kết tối đa TX/RX được đặt là 10 Gbps.

    Lỗi: dp_0: Không chọn các ô đánh dấu "Mô phỏng" và "Tổng hợp" từ "Loại tệp được tạo ra" để cho phép tạo các Tệp Mẫu Thiết kế.

     

    Độ phân giải

    Để tạo thành công ví dụ thiết kế DisplayPort Intel® FPGA IP UHBR10, hãy bật tham số Cổng Hình ảnh đầu vào Video .

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 1 sản phẩm

    FPGA Intel® Stratix® 10 và FPGA SoC

    Cần thêm trợ giúp?

    Liên hệ hỗ trợ

    Tuyên bố miễn trừ trách nhiệm

    1

    Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.