Khi sử dụng chế độ "Cấu hình ĐẦU TIÊN HPS", tại sao INIT_DONE ở mức THẤP ngay cả sau khi thiết bị Intel® Stratix® 10 hoặc thiết bị Intel Agilex® 7 FPGA bước vào chế độ người dùng?

Khi sử dụng "Chế độ Cấu hình HPS Đầu tiên" với các thiết bị Intel® Stratix® Intel Agilex 10 hoặc Intel Agilex® 7 FPGA và thực hiện lệnh hộp thư SDM "CONFIG_STATUS," từ 3 bit 1 sẽ báo cáo không chính xác rằng thanh ghi trạng thái INIT_DONE là THẤP, ngay cả sau khi tín hiệu INIT_DONE ngoài đi CAO cho biết FPGA đã nhập chế độ người dùng thành công. Sự cố này không xảy ra khi sử dụng chế độ cấu hình JTAG, ASx4, AVST hoặc "chế độ FPGA cấu hình đầu tiên".

Trạng thái chính xác của tình trạng INIT_DONE thể được xác minh bằng các phương pháp khác nhau, chẳng hạn như:

• Kiểm tra trạng thái đèn led INIT_DONE trên bo mạch, nếu có
• Đọc bảng CONFIG_STATUS sử dụng công cụ Gỡ lỗi Stratix 10 SDM và chỉ áp dụng cho Intel® Stratix® 10 FPGAs (vì bạn đang sử dụng giao diện JTAG)
• Đọc lệnh sdm_config_status lệnh bằng các hướng dẫn có sẵn trong AN 936: Thực thi lệnh SDM thông qua Giao diện JTAG

Vấn đề này được lên lịch sẽ được khắc phục trong bản phát hành trong tương lai của Phiên bản Phần mềm Intel® Quartus® Prime Phiên bản Pro.