Do sự cố trong Phần mềm phiên bản Intel® Quartus® Prime Pro phiên bản 21.4 trở lên, vòng lặp khóa pha I/O (PLL) của Intel Agilex® FPGA có thể bị lỗi hoặc thực hiện suboptimally trên phần cứng sau khi cấu hình lại.
Sự cố này có thể xảy ra khi cấu hình lại . MIF được tạo ra bằng Trình thiết kế nền tảng. Các cài đặt để kiểm soát băng thông, bơm sạc và ripplecap được định cấu hình cho Intel® Stratix® độ lệch 10 thay vì® cho Intel Agilex 7 thiết bị.
Vấn đề này ảnh hưởng đến cả PLLs I/O và PLLs do kết cấu bổ trợ nhưng không ảnh hưởng đến các dòng thiết bị khác.
Để giải quyết vấn đề này, hãy thiết lập thủ công điều khiển băng thông, bơm sạc và cài đặt rippecap theo Hướng dẫn sử dụng Intel Agilex® Xung và PLL.
Vấn đề này được lên lịch sẽ được khắc phục trong bản phát hành trong tương lai của Phiên bản Phần mềm Intel® Quartus® Prime Phiên bản Pro.