ID bài viết: 000088803 Loại nội dung: Thông tin sản phẩm & Tài liệu Lần duyệt cuối: 28/03/2023

Tại sao các cổng out_refclk_fgt và out_system_pll_clk của Xung xung PLL Hệ thống và Tham chiếu F-Tile Intel® FPGA IP không thể chuyển đổi khi mô phỏng IP Intel Agilex® 7 F-Tile FPGA PHY?

Môi Trường

  • Intel® Quartus® Prime Phiên bản Pro
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Mô tả

    Các cổng out_refclk_fgt và out_system_pll_clk của Bộ đồng hồ tham chiếu F-Tile và Bộ đồng hồ PLL hệ thống Intel® FPGA IP sẽ không chuyển đổi trong dạng sóng mô phỏng. Tuy nhiên, Intel Agilex® IP 7 F-Tile FPGA PHY vẫn hoạt động trong mô phỏng.

    Độ phân giải

    Hiện không có kế hoạch khắc phục sự cố này.

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 1 sản phẩm

    FPGA và FPGA SoC Intel® Agilex™ 7

    Cần thêm trợ giúp?

    Liên hệ hỗ trợ

    Tuyên bố miễn trừ trách nhiệm

    1

    Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.