ID bài viết: 000088652 Loại nội dung: Thông báo lỗi Lần duyệt cuối: 22/01/2022

Tại sao tôi thấy sự cố thời gian khi biên dịch thiết kế với nhiều phiên bản của phiên bản Intel® FPGA IP HDMI

Môi Trường

    Intel® Quartus® Prime Phiên bản Pro
    HDMI*
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Mô tả

Khi sử dụng phiên bản 20.4 và trước đó của lỗi thời gian Intel® FPGA IP HDMI sẽ được nhìn thấy khi biên dịch một thiết kế với nhiều phiên bản của trình điều khiển HDMI Intel® FPGA IP.

Đường dẫn vi phạm thời gian có liên quan đến DCFIFOs.

Điều này là do tệp SDC được tự động tạo ra không phục vụ cho nhiều phiên bản IP.

 

Độ phân giải

Để giải quyết vấn đề này ở phiên bản 20.4 trở lên, hãy chỉnh sửa tệp SDC theo cách thủ công để tính toán nhiều phiên bản HDMI Intel® FPGA IP. 

Sự cố này đã được khắc phục trong các phiên bản 21.1 và các phiên bản sau của Phần mềm Intel® Quartus® Prime phiên bản Mới.

Các sản phẩm liên quan

Bài viết này áp dụng cho 6 sản phẩm

Intel Agilex® 7 FPGAs and SoC FPGAs F-Series
FPGA Stratix® V
FPGA Arria® V và FPGA SoC
FPGA Intel® Arria® 10 và FPGA SoC
FPGA Intel® Cyclone® 10
FPGA Intel® Stratix® 10 và FPGA SoC

1

Cần thêm trợ giúp?

Liên hệ hỗ trợ

Tuyên bố miễn trừ trách nhiệm

1

Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

Nội dung trên trang này là sự kết hợp giữa bản dịch của con người và máy tính của nội dung gốc bằng tiếng Anh. Nội dung này được cung cấp để thuận tiện cho bạn và chỉ cung cấp thông tin chung và không nên dựa vào là đầy đủ hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa phiên bản tiếng Anh của trang này và bản dịch, phiên bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.