ID bài viết: 000088598 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 18/04/2022

Tại sao phần thử nghiệm của Ví dụ thiết kế HDMI Intel® FPGA IP bao gồm cài đặt Gói điều khiển chung nguồn (GCP) sai khi chế độ liên kết tốc độ cố định (FRL) bị vô hiệu hóa?

Môi Trường

    Intel® Quartus® Prime Phiên bản Pro
    HDMI*
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Mô tả

Do có vấn đề trong Phần mềm Intel® Quartus® Prime Pro phiên bản v21.3 trở lên, bộ kiểm tra của ví dụ thiết kế HDMI Intel® FPGA IP có cài đặt sai trong Gói điều khiển chung nguồn (GCP). Sự cố này xảy ra khi tắt chế độ liên kết tốc độ cố định (FRL).

Độ phân giải

Để giải quyết vấn đề này trong các phiên bản hiện tại của Phần mềm phiên bản Intel® Quartus® Prime, sửa đổi tham số 'tx_gcp_data' từ '{4'b1000, BPP}' thành '{4'b0001, BPP}' trong tệp bitec_hdmi_tb.v.

Sự cố này được khắc phục bắt đầu với phiên Intel® Quartus® Prime Phiên bản Phần mềm Pro phiên bản 22.1.

Các sản phẩm liên quan

Bài viết này áp dụng cho 3 sản phẩm

FPGA Intel® Arria® 10 và FPGA SoC
FPGA Intel® Cyclone® 10
FPGA Intel® Stratix® 10 và FPGA SoC

1

Cần thêm trợ giúp?

Liên hệ hỗ trợ

Tuyên bố miễn trừ trách nhiệm

1

Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

Nội dung trên trang này là sự kết hợp giữa bản dịch của con người và máy tính của nội dung gốc bằng tiếng Anh. Nội dung này được cung cấp để thuận tiện cho bạn và chỉ cung cấp thông tin chung và không nên dựa vào là đầy đủ hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa phiên bản tiếng Anh của trang này và bản dịch, phiên bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.