ID bài viết: 000088538 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 07/12/2021

Tại sao SoC V Cyclone® V không thể nhận diện flash Cypress NAND FPGAs?

Môi Trường

    Intel® Quartus® Prime Phiên bản Tiêu chuẩn
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Mô tả

Cypress NAND flash có thể không được Cyclone® V SoC FPGAs chấp nhận nếu bạn đã tuân theo Hướng dẫn kết nối chân dòng thiết bị Cyclone® V GX, GT, E, SX, STvà SE , khuyên bạn nên kết nối NAND_RB thông qua điện trở kéo lên 1K NGAY -10KTHERNET với VCCPD_HPS.

Độ phân giải

Đối với flash Cypress NAND, bạn nên kết nối NAND_RB qua điện trở kéo 10KS -50K TIẾT để xử lý VCCPD_HPS.

Nguyên tắc kết nối chân dòng thiết bị Cyclone® V GX, GT, E, SX, ST và SE sẽ được cập nhật với thông tin này trong bản phát hành trong tương lai.

Các sản phẩm liên quan

Bài viết này áp dụng cho 3 sản phẩm

FPGA SoC Cyclone® V SE
FPGA SoC Cyclone® V ST
FPGA SoC Cyclone® V SX

1

Cần thêm trợ giúp?

Liên hệ hỗ trợ

Tuyên bố miễn trừ trách nhiệm

1

Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

Nội dung trên trang này là sự kết hợp giữa bản dịch của con người và máy tính của nội dung gốc bằng tiếng Anh. Nội dung này được cung cấp để thuận tiện cho bạn và chỉ cung cấp thông tin chung và không nên dựa vào là đầy đủ hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa phiên bản tiếng Anh của trang này và bản dịch, phiên bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.