ID bài viết: 000088423 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 06/01/2023

Tại sao thiết kế F-Tile PMA/FEC Direct PHY Intel® FPGA IP của tôi không thể biên dịch trong giai đoạn Tạo Logic Hỗ trợ khi thiết kế có ít nhất một biến thể nhiều luồng PMA với "Chế độ xung đường dữ liệu" được đặt thành "PMA" ?

Môi Trường

  • Intel® Quartus® Prime Phiên bản Pro
  • Bộ thu phát PHY
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Mô tả

    Do sự cố trong Phần mềm phiên bản Intel® Quartus® Prime Pro v21.3, khi thiết kế có ít nhất một biến thể nhiều luồng PMA với thông báo "Chế độ đồng hồ đường dẫn dữ liệu" được đặt thành "PMA", nó sẽ không thể biên dịch trong giai đoạn Tạo Logic Hỗ trợ với thông báo "Lỗi (21842): Bộ giải quyết không tìm thấy giải pháp".

    Độ phân giải

    Sự cố này đã được khắc phục bắt đầu Intel® Quartus® Prime Phiên bản Phần mềm Pro phiên bản 22.1.

    Để giải quyết vấn đề này trong Phiên bản Phần mềm Intel® Quartus® Prime Pro phiên bản 21.4 trở lên, thay thế biến thể nhiều luồng PMA của bạn bằng nhiều phiên bản của biến thể 1 kênh.

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 1 sản phẩm

    FPGA và FPGA SoC Intel® Agilex™ 7

    Cần thêm trợ giúp?

    Liên hệ hỗ trợ

    Tuyên bố miễn trừ trách nhiệm

    1

    Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.