ID bài viết: 000088416 Loại nội dung: Thông báo lỗi Lần duyệt cuối: 23/08/2023

Các bit hợp lệ của bus địa chỉ cấu hình lại là gì để chỉ định kênh đã chọn khi bật tùy chọn "Chia sẻ giao diện cấu hình lại" cho Bộ thu phát PHY gốc Intel® Arria® 10/Cyclone® 10 GX FPGA IP

Môi Trường

  • Intel® Quartus® Prime Phiên bản Pro
  • Bộ thu phát PHY
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Mô tả

    Do sự cố trong cửa sổ thông tin IP FPGA PHY gốc của bộ thu phát Intel® Arria® 10/Cyclone® 10 GX, khi bật tùy chọn "Chia sẻ giao diện cấu hình lại", có một thông báo không chính xác rằng các bit địa chỉ trên[n:9] của bus địa chỉ cấu hình lại chỉ định kênh đã chọn.

    Theo Hướng dẫn sử dụng PHY bộ thu phát Intel® Arria® 10, khi bạn bật tùy chọn "Chia sẻ giao diện cấu hình lại", IP PHY gốc của bộ thu phát sẽ hiển thị một giao diện phụ Avalon bộ nhớ được ánh xạ để cấu hình lại động cho tất cả các kênh. Trong cấu hình này, các bit [N-1:10] phía trên của bus địa chỉ cấu hình lại chỉ định kênh đã chọn. Các số kênh N được mã hóa nhị phân.

    Bit địa chỉ [9:0] cung cấp địa chỉ bù đắp thanh ghi trong không gian cấu hình lại cho kênh.

    Độ phân giải

    Sự cố này dự kiến sẽ được khắc phục trong bản phát hành trong tương lai của Phần mềm phiên bản Intel Quartus® Prime Pro.

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 2 sản phẩm

    FPGA Intel® Cyclone® 10 GX
    Intel® Arria®

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.