Do sự cố trong cửa sổ thông tin IP FPGA PHY gốc của bộ thu phát Intel® Arria® 10/Cyclone® 10 GX, khi bật tùy chọn "Chia sẻ giao diện cấu hình lại", có một thông báo không chính xác rằng các bit địa chỉ trên[n:9] của bus địa chỉ cấu hình lại chỉ định kênh đã chọn.
Theo Hướng dẫn sử dụng PHY bộ thu phát Intel® Arria® 10, khi bạn bật tùy chọn "Chia sẻ giao diện cấu hình lại", IP PHY gốc của bộ thu phát sẽ hiển thị một giao diện phụ Avalon bộ nhớ được ánh xạ để cấu hình lại động cho tất cả các kênh. Trong cấu hình này, các bit [N-1:10] phía trên của bus địa chỉ cấu hình lại chỉ định kênh đã chọn. Các số kênh N được mã hóa nhị phân.
Bit địa chỉ [9:0] cung cấp địa chỉ bù đắp thanh ghi trong không gian cấu hình lại cho kênh.
Sự cố này dự kiến sẽ được khắc phục trong bản phát hành trong tương lai của Phần mềm phiên bản Intel Quartus® Prime Pro.