HDMI Intel® FPGA IP có thể sẽ mất một cách đáng kể khóa video khi được sử dụng trên các thiết bị thu phát Intel® Stratix® 10 L hoặc H-Tile trong Phần mềm phiên bản Intel® Quartus® Prime Pro v21.3 trở lên nếu nguồn của bạn truyền mẫu đồng hồ tần số cao khi không truyền video hợp lệ.
Thiết bị thu phát HDMI Intel FPGA IP cho Intel® Stratix® thu phát 10 L hoặc H-Tile thực hiện căn chỉnh văn bản trong kết cấu lõi HDMI Intel FPGA IP. Bộ thu phát Intel® Stratix® 10 L hoặc H-Tile Bộ căn chỉnh từ PHY riêng không dành cho Intel Stratix 10 L hoặc H-Tile. Nó được định cấu hình với kiểu căn chỉnh từ 0xAAAAA thường không nên có trong luồng video. Tuy nhiên, một số nguồn video của bên thứ 3 có thể truyền một mẫu đồng hồ khi không gửi lưu lượng video hợp lệ.
Hành động kết hợp của Bộ thu phát PHY riêng và HDMI Intel FPGA IP Word Aligner của bộ thu phát Intel Stratix 10 L hoặc H-Tile và HDMI Intel FPGA IP Word Aligner có thể gây ra tình trạng thu mua, mất mát và mua lại khóa video trong HDMI Intel FPGA IP khi tín hiệu nhận được chuyển tiếp từ mẫu đồng hồ sang video hợp lệ.
Để giải quyết vấn đề này, hãy định cấu hình Bộ thu phát Intel® Stratix® L hoặc H-Tile PHY Native PHY Word Aligner ở chế độ Bitslip và kết nối cổng rx_bitslip thành '0' để ngăn nó căn chỉnh từ sai. Bạn sẽ cần chỉnh sửa mã văn bản rõ ràng để thêm rx_bitslip nối nó vào '0'.
Vấn đề này được lên lịch sẽ được khắc phục trong phiên bản phần mềm Intel® Quartus® Prime phiên bản Pro trong tương lai.