Do có vấn đề trong Mẫu Thiết kế IP FPGA DisplayPort Intel® Stratix® 10được tạo ra với Phần mềm thiết kế Intel® Quartus® Prime phiên bản 20.3 trở lên, bạn có thể quan sát lỗi đào tạo liên kết RX tại HBR3 và liên kết xuống các chuyến tàu đến HBR2.
Để khắc phục sự cố này trong phiên bản Intel® Quartus® phần mềm Prime Pro phiên bản 20.3 trở lên, hãy làm theo các bước:
1. Thay thế . /rtl/rx_phy/rx_phy_top.v với rx_phy_top.v
2. Thay thế . /rtl/tx_phy/tx_phy_top.v với tx_phy_top.v
3. Thay thế ./rtl/bitec_reconfig_alt_s10.v bằng intel_reconfig_alt_s10.v
Sự cố này được khắc phục trong phiên Intel® Quartus® Mềm Prime Pro phiên bản 20.4 trở lên.