ID bài viết: 000087813 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 22/03/2023

Tại sao mẫu thiết kế Intel® FPGA P-Tile Avalon® Streaming IP cho PCI Express nhắm mục tiêu đến Intel Agilex® 7 FPGA vi phạm độ rộng xung tối thiểu?

Môi Trường

  • Intel® Quartus® Prime Phiên bản Pro
  • Ví dụ về ứng dụng IP cứng Avalon-Streaming cho PCI Express*
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Mô tả

    Do sự cố trong Phần mềm phiên bản Intel® Quartus® Prime Pro phiên bản 21.2 trở lên, bạn có thể thấy các vi phạm độ rộng xung tối thiểu khi sử dụng ví dụ thiết kế cho IP phát trực tuyến Intel® FPGA P-Tile Avalon® cho PCI Express nhắm mục tiêu Intel Agilex® 7 FPGA.

    Độ phân giải

    Sự cố này được khắc phục bắt đầu với phiên Intel® Quartus® mềm Prime phiên bản 21.3.

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 1 sản phẩm

    Intel® Agilex™ Chuỗi F FPGAs và SoC FPGAs

    Cần thêm trợ giúp?

    Liên hệ hỗ trợ

    Tuyên bố miễn trừ trách nhiệm

    1

    Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.