Do sự cố trong Phần mềm phiên bản Intel® Quartus® Prime Pro phiên bản 20.1, bạn có thể thấy Lỗi nội bộ này khi bạn kết nối cổng "pll_ref_clk" của Giao diện bộ nhớ ngoài Intel® Stratix® 10 FPGA VỚI nguồn xung giờ không được hỗ trợ như BFM nguồn xung Intel® FPGA IP.
Để tránh xảy ra lỗi này, hãy điều khiển "pll_ref_clk" trựctiếp từ chân đồng hồ ngoài.