ID bài viết: 000087743 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 29/09/2021

Nên sử dụng giao diện Intel® Stratix® 10 Bộ nhớ băng thông cao (HBM2) Intel® FPGA IP để xác định thời điểm an toàn để bắt đầu tương tác với giao diện bus AXI?

Môi Trường

  • Intel® Quartus® Prime Phiên bản Pro
  • IP FPGA Intel® Giao diện bộ nhớ băng thông cao (HBM2)
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Mô tả

    Khi sử dụng giao diện Bộ nhớ băng thông cao Intel® Stratix® 10 (HBM2) Intel® FPGA IP, bạn có thể thấy tín hiệu wready AXI được hiển thị trong quá trình hiệu chỉnh nhưng chưa tương tác an toàn. Bạn nên chờ cho đến khi tín local_cal_success được hiển thị trước khi bạn bắt đầu tương tác với giao diện bus AXI.

    Độ phân giải

    Thông tin này sẽ được bao gồm trong bản phát hành tương lai của Giao diện bộ nhớ băng thông cao (HBM2) Intel® Stratix® 10 (HBM2) hướng dẫn sử dụng Intel® FPGA IP hành trong tương lai.

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 2 sản phẩm

    FPGA Intel® Stratix® 10 MX
    FPGA Intel® Stratix® 10 NX

    Cần thêm trợ giúp?

    Liên hệ hỗ trợ

    Tuyên bố miễn trừ trách nhiệm

    1

    Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.