ID bài viết: 000087685 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 03/01/2023

Tại sao giao diện phát trực tuyến P-Tile Avalon® Intel® FPGA IP định cấu hình lại PCI Express truy cập vào thanh ghi không gian cấu hình?

Môi Trường

  • Intel® Quartus® Prime Phiên bản Pro
  • IP cứng Avalon-ST Intel® Stratix® 10 cho PCI Express*
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Mô tả

    Đối với logic ứng dụng để truy cập thanh ghi không gian cấu hình, hãy sử dụng P-Tile Avalon® Streaming Intel® FPGA IP cho PCI Express với chế độ TLP BYPASS, giao diện cấu hình lại IP cứng.

    Không thể sử dụng giao diện định cấu hình lại IP cứng khi bộ công cụ gỡ lỗi được bật.

     

    Độ phân giải

    Đảm bảo rằng tùy chọn bộ công cụ gỡ lỗi đã bị vô hiệu hóa khi sử dụng giao diện cấu hình lại IP cứng.

    Sự cố này được khắc phục bắt đầu với phiên Intel® Quartus® Prime Phiên bản Phần mềm Pro phiên bản 22.1.

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 2 sản phẩm

    FPGA và FPGA SoC Intel® Agilex™ 7 Chuỗi F
    FPGA Intel® Stratix® 10 DX

    Cần thêm trợ giúp?

    Liên hệ hỗ trợ

    Tuyên bố miễn trừ trách nhiệm

    1

    Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.