ID bài viết: 000087683 Loại nội dung: Thông báo lỗi Lần duyệt cuối: 16/02/2023

Lỗi: pcie_ed. BAR_INTERPRETER.bri_master: TRAFFIC_GEN_CHECK.control_status_slave (0x120.. 0x13f) chồng lên nhau DMA_CONTROLLER.dma_slave (0x0.. 0xfff)

Môi Trường

    Intel® Quartus® Prime Phiên bản Pro
    IP cứng Avalon-MM Intel® Stratix® 10 cho PCI Express*
    IP+ cứng Avalon-MM Intel® Stratix® 10 cho PCI Express*
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Mô tả

Có thể thấy lỗi này trong IP + bộ nhớ được ánh xạ intel® L- và H-tile Avalon® cho thế hệ thiết kế mẫu PCI Express* DMA với Phần mềm thiết kế Intel® Quartus® Prime.

 

 

Độ phân giải

Để tránh lỗi này, hãy bỏ chọn tùy chọn 'Bật giao diện Avalon-MM Thụ động bursting' trong cài đặt Avalon-MM để vô hiệu hóa mô-đun Bursting Slave. Thiết kế mẫu DMA chỉ hỗ trợ mô-đun Bursting Master, mô-đun Read Data Mover và bật mô-đun Write Data Mover.

Các sản phẩm liên quan

Bài viết này áp dụng cho 1 sản phẩm

FPGA Intel® Stratix® 10 và FPGA SoC

1

Cần thêm trợ giúp?

Liên hệ hỗ trợ

Tuyên bố miễn trừ trách nhiệm

1

Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

Nội dung trên trang này là sự kết hợp giữa bản dịch của con người và máy tính của nội dung gốc bằng tiếng Anh. Nội dung này được cung cấp để thuận tiện cho bạn và chỉ cung cấp thông tin chung và không nên dựa vào là đầy đủ hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa phiên bản tiếng Anh của trang này và bản dịch, phiên bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.