ID bài viết: 000087519 Loại nội dung: Thông báo lỗi Lần duyệt cuối: 23/02/2023

Tại sao tín hiệu sys_error hiển thị ở mức cao khi sử dụng Advanced SEU Detection Intel® FPGA IP trong Intel® Stratix® 10 và Intel Agilex® 7 FPGA

Môi Trường

  • Intel® Quartus® Prime Phiên bản Pro
  • IP FPGA Intel® Stratix® 10 Dò tìm SEU nâng cao
  • IP FPGA Intel® Dò tìm SEU nâng cao
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Mô tả

    Do sự cố trong Phần mềm phiên bản Intel® Quartus® Prime Pro phiên bản 20.4 trở lên, bạn sẽ quan sát tín hiệu sys_error hiển thị cao trong Signal Tap Logic Analyzer như được hiển thị bên dưới khi sử dụng Advanced SEU Detection Intel® FPGA IP trong các thiết bị Intel® Stratix® 10 và Intel Agilex® 7 FPGA.

     

    Phản hồi mong đợi của tín sys_error lượng dữ liệu thấp.

     

     

    Độ phân giải

    Sự cố này đã được khắc phục bắt đầu Intel® Quartus® Prime Phiên bản Phần mềm Pro phiên bản 21.3.

     

     

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 2 sản phẩm

    FPGA và FPGA SoC Intel® Agilex™ 7
    FPGA Intel® Stratix® 10 và FPGA SoC

    Cần thêm trợ giúp?

    Liên hệ hỗ trợ

    Tuyên bố miễn trừ trách nhiệm

    1

    Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.