ID bài viết: 000087108 Loại nội dung: Thông báo lỗi Lần duyệt cuối: 12/10/2011

Cảnh báo: không thể kết hợp bộ lọc altera_reset_controller.sdc(17): *|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain*|aclr không thể khớp với chân

Môi Trường

  • Phiên bản đăng ký Intel®Intel® Quartus® II
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Sự cố quan trọng

    Mô tả

    Đối với các thiết kế Qsys bao gồm Ethernet Tốc độ gấp ba (TSE) Chức năng MegaCore và nhắm mục Cyclone dòng thiết bị IV GX, Synopsys Tệp hạn chế thiết kế (.sdc) do Qsys tạo ra chứa cảnh báo sau:

    Warning: ignored filter at altera_reset_controller.sdc(17): *|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain*|aclr could not be matched with a pin

    Độ phân giải

    Cảnh báo này không liên quan đến thiết bị Cyclone IV GX họ và được tạo ra do lỗi. Bạn có thể bỏ qua cảnh báo này một cách an toàn.

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 1 sản phẩm

    FPGA Cyclone® IV

    Cần thêm trợ giúp?

    Liên hệ hỗ trợ

    Tuyên bố miễn trừ trách nhiệm

    1

    Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.