Do Giới hạn truy cập cổng JTAG sau khi Cấu hình trong thiết bị Stratix V ES, bạn có thể thấy lỗi này trong khi cố gắng thực hiện gỡ lỗi trên chip với Trình phân tích Logic SignalTap™ II.
Giới hạn này được cố định trong các Stratix thiết bị sản xuất V. Tham khảo Bảng Errata và Hướng dẫn dành cho thiết Stratix V ES (PDF).