Errata - Đã biết đến Arria sự cố mô hình thời gian V trong phần mềm Quartus II phiên bản 12.1 SP1

Đối với các thiết kế nhắm Arria® V trong phần mềm Quartus® II phiên bản 12.1 SP1, đã biết có vấn đề với một số độ trễ thời gian.

Tham khảo lại giải pháp này để biết thông tin giải pháp cập nhật và bất kỳ sự cố mới được báo cáo nào.

Thiếu độ trễ giữa đồng hồ đầu ra HSSI và đầu vào refclk fPLL

Một đường dẫn đồng hồ bị thiếu độ trễ trong các thiết kế nhắm Arria thiết bị V khi các tình huống sau đây đều đúng:

1. Có sự kết nối giữa đầu ra đồng hồ HSSI và đầu vào refclk fPLL
2. Kết nối bao gồm tài nguyên định tuyến IQTXRXCLK
3. Kết nối không đi qua Mạng Đồng hồ Toàn cầu, Khu vực hoặc Periosry

Không có lõi sở hữu trí tuệ nào được phân phối bởi Altera sử dụng kết nối đồng hồ này.

Giải pháp này sẽ được cập nhật vào một ngày trong tương lai với nhiều chi tiết hơn về cách xác định xem thiết kế của bạn có bị ảnh hưởng hay không và cách giải quyết vấn đề.