ID bài viết: 000086994 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 08/02/2012

IP cứng Stratix V cho Mô phỏng PCI Express Truyền lại TLP không chính xác

Môi Trường

    Phiên bản đăng ký Intel®Intel® Quartus® II
BUILT IN - ARTICLE INTRO SECOND COMPONENT

Sự cố quan trọng

Mô tả

IP cứng Stratix V của PCI Express đang truyền lại TLP trước khi bộ đồng hồ phát lại hết hạn dẫn đến việc sao chép TLP. Vấn đề này chỉ xảy ra nếu độ trễ truyền ACK vượt quá Hướng dẫn đặc điểm kỹ thuật PCI Express có thể xảy ra trong quá trình căng thẳng Thử nghiệm.

Độ phân giải

Không có giải pháp khắc phục. Sự cố này đã được khắc phục trong phiên bản 12.0 trong số IP Stratix V cứng dành cho lõi PCI Express IP.

Các sản phẩm liên quan

Bài viết này áp dụng cho 1 sản phẩm

FPGA Stratix® V

1

Cần thêm trợ giúp?

Liên hệ hỗ trợ

Tuyên bố miễn trừ trách nhiệm

1

Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.