Cập nhật thông số kỹ thuật tần số tối đa EMIF cho Stratix V

Vấn đề này ảnh hưởng đến các sản phẩm DDR2 và DDR3.

Giao diện DDR2 và DDR3 trên các Stratix V có thể gặp khó khăn đạt được thời gian đóng ở các tần số tối đa nhất định.

Giải pháp khắc phục sự cố này là áp dụng các biện pháp phù hợp giải pháp cho cấu hình của bạn như mô tả bên dưới:

• Dành cho Stratix tốc độ V, -C1/-C2 giao diện thiết bị với DDR2 SDRAM DIMM trong khe kép, cấp bốn cấu hình, sử dụng bộ điều khiển mềm ở tốc độ nửa tốc độ và tần số thông số kỹ thuật 400 MHz: Nâng cấp thành phần DDR2 SDRAM 400 MHz lên thành phần DDR2 SDRAM 533 MHz để đạt được tần số tối đa được chỉ định.
• Đối với giao tiếp của thiết bị cấp tốc độ Stratix V, -C1/-C2 với thành phần DDR2 SDRAM trong cấu hình chọn 2 chip, sử dụng bộ điều khiển mềm ở tốc độ nửa tốc độ và thông số tần số 400 Mhz: Nâng cấp thành phần DDR2 SDRAM 400 MHz lên thành phần DDR2 SDRAM 533 MHz để đạt được tần số tối đa được chỉ định.

Vấn đề này sẽ không được khắc phục.

Các giải pháp cho thông số kỹ thuật tần số tối đa sẽ được được cập nhật trong phiên bản tương lai của Thông số kỹ thuật Giao diện Bộ nhớ ngoài Ước tính.