ID bài viết: 000086943 Loại nội dung: Thông báo lỗi Lần duyệt cuối: 05/09/2018

Lỗi nội bộ: Tùy chọn nhấn mạnh trước có thể lập trình được đặt thành 1 cho chân dut_mem_mem_par(0)~pad, nhưng cài đặt không được hỗ trợ bởi SSTL-12 tiêu chuẩn I/O với Tốc độ quay 0

Môi Trường

  • Intel® Quartus® Prime Phiên bản Tiêu chuẩn
  • Intel® Quartus® Prime Phiên bản Pro
  • Giao diện bộ nhớ ngoài IP FPGA Intel® Arria® 10
  • Giao diện bộ nhớ ngoài IP FPGA Intel® Stratix® 10
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Mô tả

    Bạn có thể thấy lỗi tương tự như lỗi được hiển thị bên dưới khi biên dịch IP DDR4 trong Phần mềm Quartus® Prime phiên bản 18.0 và 18.0.1.

    Lỗi nội bộ: Tùy chọn nhấn mạnh trước có thể lập trình được đặt thành 1 cho chân <signal_name>~pad, nhưng cài đặt không được hỗ trợ bởi tiêu chuẩn I/O SSTL-12 với Tốc độ quay 0

    <signal_name> là một trong những tín hiệu địa chỉ/lệnh DDR4.

    Độ phân giải

    Trong dự án Quartus® Prime. QSF, nhập bài tập sau:

    set_instance_assignment -name PROGRAMMABLE_PREEMPHASIS 0 -đến <signal_name>

    Thêm gán tương tự cho mỗi tín hiệu DDR4 bị ảnh hưởng.

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 2 sản phẩm

    FPGA Intel® Arria® 10 và FPGA SoC
    FPGA Intel® Stratix® 10 và FPGA SoC

    Cần thêm trợ giúp?

    Liên hệ hỗ trợ

    Tuyên bố miễn trừ trách nhiệm

    1

    Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.