ID bài viết: 000086935 Loại nội dung: Thông báo lỗi Lần duyệt cuối: 31/10/2018

Cảnh báo: Nhiệm vụ phân xuất tối đa bị bỏ qua

Môi Trường

  • Intel® Quartus® Prime Phiên bản Pro
  • Giao diện bộ nhớ ngoài IP FPGA Intel® Stratix® 10
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Mô tả

    Khi biên dịch thiết kế mẫu IP Stratix® 10 EMIF trong Quartus® Prime Software Pro phiên bản 18.1, bạn có thể thấy cảnh báo tương tự như hình dưới đây.

    Cảnh báo: Bỏ qua tùy chọn logic phân xuất tối đa cho nút "ed_synth_inst|dut|dut|arch|arch_inst|hmc_avl_if_inst|amm.ready_0_hyper_regs.amm_ready_0_r1~SynDup"

    Lưu ý rằng đường dẫn phân cấp của tín hiệu amm_ready_0_r1~SynDup có thể khác nhau đối với một thiết kế nhất định.

    Cảnh báo này không ảnh hưởng đến chức năng thiết kế và bạn có thể bỏ qua.

    Độ phân giải

    Sự cố này đã được khắc phục trong phiên bản Quartus® 19.1 trở đi.

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 1 sản phẩm

    FPGA Intel® Stratix® 10 và FPGA SoC

    Cần thêm trợ giúp?

    Liên hệ hỗ trợ

    Tuyên bố miễn trừ trách nhiệm

    1

    Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.