ID bài viết: 000086924 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 29/08/2017

Tại sao lại có lỗi bộ chỉnh với mức điện áp khác nhau trên Stratix IO 10 3V?

Môi Trường

  • Intel® Quartus® Prime Phiên bản Pro
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Mô tả

    Khi bị hạn chế IO với tiêu chuẩn IO khác nhau trong ngân hàng IO 3V khác nhau, bộ chỉnh bị lỗi như thông báo lỗi sau.


    Lỗi (175020): Bộ điều hợp không thể đặt chân logic trong khu vực (0, 12) đến (0, 14), bị hạn chế vì không có vị trí hợp lệ trong khu vực cho logic loại này.
    Lỗi (19261): Tín hiệu xxx bị hạn chế ở một vị trí là chân hai mục đích có thể được PCIe HIP sử dụng làm nPERST.  Nếu sử dụng tín hiệu dưới dạng nPERST, vui lòng chọn trình điều khiển IO_STANDARD.  Nếu bạn không sử dụng PCIe và cố ý cố ý sử dụng tiêu chuẩn không 3V trên chân này, vui lòng thêm 'set_instance_assignment -name USE_AS_3V_GPIO ON -to local_rstn' vào tệp QSF của bạn. Nếu không, bạn có thể di chuyển tín hiệu này sang vị trí khác. (1 vị trí bị ảnh hưởng)

    Độ phân giải

    Tất cả các ngân hàng IO 3V phải được cấp nguồn ở cùng điện áp cho Stratix 10.

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 1 sản phẩm

    FPGA Intel® Stratix® 10 và FPGA SoC

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.