ID bài viết: 000086918 Loại nội dung: Thông tin sản phẩm & Tài liệu Lần duyệt cuối: 04/08/2016

Làm cách nào để bật cầu FPGA2SDRAM trên Cyclone V SOC Arria thiết bị SOC V?

Môi Trường

  • Phiên bản đăng ký Intel®Intel® Quartus® II
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Mô tả

    Các cầu HPS có thể được kích hoạt từ Preloader (SPL/MPL) hoặc U-boot và trong một số trường hợp từ Linux.

    Cấu hình cổng FPGA cầu FPGA2SDRAM được chứa trong logic FPGA và trước khi cầu được bật, hệ thống con SDRAM phải được đưa vào trạng thái nhàn rỗi và cấu hình cổng FPGA phải được áp dụng.

    Lưu ý:

    • Hệ thống con SDRAM phải nhàn rỗi để tránh mất dữ liệu khi chuyển tiếp chủ động (HPS chạy từ RAM trên chip, tắt tất cả các thiết bị ngoại vi)
    • Nếu một hình ảnh FPGA mới được tải, cấu hình cổng FPGA phải được áp dụng lại nếu cấu hình cổng FPGA2SDRAM đã thay đổi.

     

    Bộ tải sẵn (SPL) và U-boot được tạo ra từ SOC EDS 13.1 trở lên chứa các chức năng bổ sung và xây dựng trong các chức năng để giúp các cầu HPS hoạt động một cách an toàn.

     

    Độ phân giải

    Để kích hoạt cầu HPS FPGA2SDRAM từ Preloader hoặc U-Boot, hãy làm theo các bước dưới đây:

    Bộ tải trước

    • Preloader kiểm tra trạng thái FPGA và sẽ tự động bật các cầu được định cấu hình trong QSYS / BSP nếu tệp tin FPGA cấu hình.
    • Preloader hỗ trợ lập trình trình FPGA chạy cầu tự động cho phép kiểm tra và mã
      • https://rocketboards.org/foswiki/view/Documentation/GSRD131ProgrammingFPGA

     

    U-boot

    • Lệnh bridge_enable_handoff có thể chạy từ dấu nhắc lệnh U-boot để bật cầu nối.
    • Chức năng này đặt HPS và SDRAM vào trạng thái an toàn trước khi cho phép tất cả các cầu sau khi kiểm tra thích hợp
    • "chạy bridge_enable_handoff"

     

    Các bước để kích hoạt thủ công cầu HPS FPGA2SDRAM

    • Cấu FPGA phải được lập trình
    • HPS SDRAM phải được đưa vào trạng thái nhàn rỗi (HPS chạy từ RAM trên chip, tất cả các thiết bị ngoại vi bị vô hiệu hóa)
    • Cấu hình cổng FPGA FPGA2SDRAM phải được áp dụng bằng cách đặt bit "applycfg" trong thanh ghi sdr.ctrlgrp.staticcfg
    • Có thể bật cầu bằng cách viết vào thanh ghi điều khiển cầu

    Lưu ý:

    • Nếu cấu hình FPGA được lập trình lại với hình ảnh FPGA sử dụng cùng cấu hình cổng FPGA2SDRAM, cấu hình cổng FPGA không cần phải được áp dụng lại.
    • Không hỗ trợ lần đầu tiên kích hoạt cầu FPGA2SDRAM trong Linux vì hệ thống con SDRAM không thể dễ dàng đưa vào trạng thái nhàn rỗi đảm bảo.

     

    Thông tin này sẽ được bao gồm trong bản phát hành trong tương lai của Tài liệu tham khảo kỹ thuật Cyclone V HPS.

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 5 sản phẩm

    FPGA SoC Cyclone® V ST
    FPGA SoC Cyclone® V SE
    FPGA SoC Cyclone® V SX
    FPGA SoC Arria® V SX
    FPGA SoC Arria® V ST

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.