ID bài viết: 000086912 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 25/09/2018

Hành vi của tín hiệu trạng thái bộ tạo lưu lượng trong Intel® Arria® 10 và thiết kế mẫu EMIF Intel® Stratix® 10 là gì?

Môi Trường

    Intel® Quartus® Prime Phiên bản Pro
    Giao diện bộ nhớ ngoài IP FPGA Intel® Arria® 10
    Giao diện bộ nhớ ngoài IP FPGA Intel® Stratix® 10
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Mô tả

Tín traffic_gen_pass sẽ cao nếu không có lỗi bit và các vòng kiểm tra cho một số chu kỳ cụ thể. Trong chế độ kiểm tra vòng lặp vô hạn, tín hiệu traffic_gen_pass sẽ không bao giờ cao.

Tín hiệu traffic_gen_fail hoạt động cao bất cứ khi nào tín hiệu pnf_per_bit (pnf = pass not fail) hoạt động thấp, bất kể thử nghiệm chạy bao nhiêu vòng.

Tín hiệu traffic_gen_timeout báo động cao khi có thời gian chờ do xảy ra sự cố với bộ tạo lưu lượng.

Độ phân giải

Tất cả tín hiệu trạng thái bộ tạo lưu lượng sẽ vẫn ở mức thấp nếu giao diện không hiệu chỉnh.

Các sản phẩm liên quan

Bài viết này áp dụng cho 2 sản phẩm

FPGA Intel® Stratix® 10 và FPGA SoC
FPGA Intel® Arria® 10 và FPGA SoC

1

Cần thêm trợ giúp?

Liên hệ hỗ trợ

Tuyên bố miễn trừ trách nhiệm

1

Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

Nội dung trên trang này là sự kết hợp giữa bản dịch của con người và máy tính của nội dung gốc bằng tiếng Anh. Nội dung này được cung cấp để thuận tiện cho bạn và chỉ cung cấp thông tin chung và không nên dựa vào là đầy đủ hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa phiên bản tiếng Anh của trang này và bản dịch, phiên bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.