Do sự cố trong Phần mềm Intel® Quartus® Prime Pro phiên bản 17.1 trở lên, bạn có thể thấy lỗi nội bộ này khi biên dịch dự án Intel Stratix® 10 có giao diện bộ nhớ ngoài Intel Stratix 10 FPGA IP và bài tập qsf sau:
set_global_assignment -name ENABLE_SMART_VOLTAGE_ID BẬT
Lỗi nội bộ: Hệ thống con: XOANG, Tập tin: /quartus/tsm/sin/sin_micro_tnodes_dag.cpp, Dòng: 978
Gặp phải vấn đề khi đọc SIN_MICRO_TNODES_DAG chỉ định từ đĩa [17.1.2/304/linux64/quartus/common/devinfo/14nm/ddb_nadder_emif_fls_vid2]
Lỗi nội bộ này cũng có thể xuất hiện khi di chuyển dự án sang Phần mềm Quartus Prime Pro phiên bản 18.0.
Tập ENABLE_SMART_VOLTAGE_ID đặt thành BẬT không được hỗ trợ cho Stratix 10 FPGA thiết bị. Thay đổi bài tập qsf thành
set_global_assignment -tên ENABLE_SMART_VOLTAGE_ID TẮT
Stratix 10 tham số VID được thiết lập trong Bài tập > Tùy chọn Thiết bị > và Chân cắm > quản lý năng lượng và VID
Trong Quartus Prime Phiên bản Phần mềm Pro 18.0, cài đặt SmartVoltage ID bị chuyển màu xám trong Cài đặt > cài đặt và Điều kiện vận hành