Do sự cố trong phiên bản phần mềm Intel® Quartus® Prime Pro phiên bản 19.1 và bản cập nhật phần mềm Intel® Quartus® Prime phiên bản tiêu chuẩn 18.1 1, bạn có thể thấy rằng tần số xung xung giao diện, tần số xung lượng tham chiếu PLL và tần số xung giờ VCO của PHY Lite cho Giao diện song song Intel® Arria® 10 IP FPGA được tạo ra khác với tần số đầu vào của người dùng. Khi bạn thực hiện mô phỏng RTL, bạn sẽ thấy rằng tần số được sử dụng là tần số đầu vào của người dùng thay vì tần số trong báo cáo biên dịch.
Ví dụ,
Để tránh xảy ra lỗi làm tròn trong mô phỏng RTL, tần số được làm tròn lên đến số chém gần nhất để mọi đường biên đồng hồ được căn chỉnh trong quá trình mô phỏng. Tuy nhiên, trong phần cứng thực, tần số sẽ là tần số trong Báo cáo biên dịch.