Do có vấn đề trong phiên bản phần mềm Intel® Quartus® Prime Pro phiên bản 19.2 trở lên, Trình phân tích Thời gian Thủ công Intel® Quartus® sẽ bỏ qua các hạn chế về thời gian cho IP cứng Intel® Arria® 10/Cyclone® 10 cho PCI Express* nếu bạn có một tuyên bố tạo được sử dụng trong VHDL hoặc mã Verilog của mình để tạo IP trong thiết kế của mình. Sự cố này xảy ra vì tuyên bố tạo ra sẽ tạo ra một "\" là đường dẫn gián đoạn không được chấp nhận bởi IP cứng Intel Arria 10/Cyclone 10 cho tệp PCI Express* SDC (Synopsys* Design Constraint).
Để giải quyết vấn đề này, tải xuống IP cứng Intel® Arria® 10/Cyclone® 10 cho tệp PCI Express* SDC và thay thế altera_pci_express.sdc trong //altera_pcie_a10_hip/synth.
Sự cố này đã được khắc phục bắt đầu với phiên Intel® Quartus® mềm Prime Phiên bản Pro phiên bản 19.3.