ID bài viết: 000086815 Loại nội dung: Thông báo lỗi Lần duyệt cuối: 26/12/2018

Lỗi nội bộ: Hệ thống con: PCC, Tập tin: /quartus/periph/pcc/pcc_module.cpp, Dòng: 1112

Môi Trường

    Intel® Quartus® Prime Phiên bản Pro
    IP FPGA Intel® LVDS SERDES
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Mô tả

Do có vấn đề trong phiên bản Intel® Quartus® Prime Pro 18.0 trở lên, bạn có thể thấy lỗi nội bộ này khi triển khai IP LVDS SERDES với tùy chọn Sử dụng PLL bên ngoài trong đó các cổng LVDS bên ngoài của nó ext_loaden và ext_fclk kết nối trực tiếp đến cấp cao nhất.

Độ phân giải

Để giải quyết vấn đề, hãy kết nối cả thiết bị LVDS ext_loaden và ext_fclk PLL bên ngoài.

Vấn đề này dự kiến sẽ được khắc phục trong bản phát hành trong tương lai của phần mềm Intel® Quartus® Prime phiên bản Pro.

Các sản phẩm liên quan

Bài viết này áp dụng cho 2 sản phẩm

FPGA Intel® Stratix® 10 và FPGA SoC
FPGA Intel® Arria® 10 và FPGA SoC

1

Cần thêm trợ giúp?

Liên hệ hỗ trợ

Tuyên bố miễn trừ trách nhiệm

1

Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.