ID bài viết: 000086813 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 04/09/2017

Tại sao lập trình JAM bị lỗi trên Stratix phát triển 10 khi có nhiều hơn một thiết bị trong chuỗi JTAG?

Môi Trường

  • Phần mềm Jam™ STAPL
  • IP FPGA Intel® JTAG Ảo
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Mô tả

    Do giới hạn của lập trình JAM, nếu bạn có nhiều thiết bị trong chuỗi JTAG trên bo mạch phát triển Stratix® 10, việc lập trình với tệp JAM có thể bị lỗi.

    Điều này là do có một MAX® 10 trên bo mạch phát triển ghép kênh chuỗi JTAG thông qua IP JTAG ảo. IP này giới thiệu các bit đệm bổ sung cho IR và DR dẫn đến lỗi.

    Độ phân giải

    Hãy đảm bảo rằng chỉ Stratix 10 thiết bị nằm trong chuỗi JTAG trên bộ phát triển khi lập trình nó với tệp JAM.

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 2 sản phẩm

    FPGA Intel® Stratix® 10 và FPGA SoC
    FPGA Intel® MAX® 10

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.