ID bài viết: 000086809 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 17/02/2021

Tại sao tín hiệu strobe_out và strobe_out_n được đặt trong các chân không liền kề khi sử dụng đèn nhấp nháy bổ sung trong PHY Lite cho Giao diện song song Intel® Arria® IP 10 FPGA?

Môi Trường

  • Intel® Quartus® Prime Phiên bản Pro
  • Intel® Quartus® Prime Phiên bản Tiêu chuẩn
  • IP FPGA Intel® Arria® 10 PHY Lite cho Giao diện song song
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Mô tả

    Do sự cố trong PHY Lite cho Giao diện song song Intel® Arria® IP 10 FPGA, tín hiệu strobe_out và strobe_out_n được đặt trong các chân không liền kề khi bạn chọn nhấp nháy bổ sung và biên dịch thiết kế mà không cần gán vị trí chân.

    Độ phân giải

    Để khắc phục sự cố này, gán vị trí chân của tín hiệu strobe_out và strobe_out_n bằng cách đặt chúng vào các chân DQS/DQSn liền kề.

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 1 sản phẩm

    FPGA Intel® Arria® 10 và FPGA SoC

    Cần thêm trợ giúp?

    Liên hệ hỗ trợ

    Tuyên bố miễn trừ trách nhiệm

    1

    Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.