ID bài viết: 000086808 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 14/07/2021

Tại® sao Bộ tạo lưu lượng EMIF 2.0 thất bại ở tần số cao hơn cho LRDIMM đa cấp nhắm mục tiêu giao diện bộ nhớ ngoài Intel Agilex IP FPGA 7?

Môi Trường

  • Intel® Quartus® Prime Phiên bản Pro
  • Giao diện bộ nhớ và bộ điều khiển
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Mô tả

    Do sự cố trong Phần mềm phiên bản Intel® Quartus® Prime Pro phiên bản 21.2 trở lên, Bộ tạo lưu lượng EMIF 2.0 có thể bị lỗi ở tần số xung xung 1333MHz hoặc cao hơn cho LRDIMM đa cấp nhắm mục tiêu Giao diện bộ nhớ ngoài Intel Agilex® IP FPGA 7.

     

     

    Độ phân giải

    Nếu bạn gặp lỗi bit khi bắt đầu hoặc kết thúc độ dài truyền loạt 8, hãy tăng thời gian quay bus bổ sung (như minh họa bên dưới) trong tab Bộ điều khiển trong Giao diện bộ nhớ ngoài Intel Agilex® IP FPGA 7.

    Thời gian quay vòng đọc-ghi bổ sung (cùng cấp bậc)

    Thời gian quay vòng ghi-đọc bổ sung (cùng cấp bậc)

    Thời gian quay vòng đọc-đọc bổ sung (các cấp bậc khác nhau)

    Thời gian quay vòng đọc-ghi bổ sung (các cấp bậc khác nhau)

    Thời gian quay vòng ghi-để ghi bổ sung (các cấp bậc khác nhau)

    Thời gian quay vòng ghi-đọc bổ sung (các cấp bậc khác nhau)

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 1 sản phẩm

    Intel® Agilex™ FPGA và SoC FPGA

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.