ID bài viết: 000086796 Loại nội dung: Thông báo lỗi Lần duyệt cuối: 01/10/2018

Lỗi: PLL_reconfig: không có biến như vậy

Môi Trường

  • Intel® Quartus® Prime Phiên bản Pro
  • IP FPGA Intel® Cấu hình lại IOPLL
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Mô tả

    Bạn có thể thấy thông báo lỗi dưới đây khi tạo Cấu hình lại IOPLL Intel® FPGA IP cho các thiết bị Intel Stratix® 10 khi sử dụng phần mềm Intel Quartus® Prime Pro phiên bản 18.0 hoặc 18.0.1, trong hệ điều hành Windows,

    Lỗi: PLL_reconfig: không có biến như vậy

    (đọc dấu vết trên "env(PWD)")

    được gọi từ bên trong

    "set cwd $env(PWD)"

    (quy trình "validation_callback" dòng 44)

    được gọi từ bên trong

    "validation_callback"

    Độ phân giải

    Sự cố này được khắc phục Intel Quartus prime Pro phiên bản 18.1.

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 1 sản phẩm

    FPGA Intel® Stratix® 10 và FPGA SoC

    Cần thêm trợ giúp?

    Liên hệ hỗ trợ

    Tuyên bố miễn trừ trách nhiệm

    1

    Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.